# 台積電CoWoS封裝被訂滿至2027年　蘇姿丰：AI需求「絕對是真的」

人工智慧軍備競賽的煙硝味，正在重塑整個半導體供應鏈的權力版圖。當 NVIDIA、AMD、博通等晶片巨頭爭相搶奪台積電的先進封裝產能，一個過去鮮為人知的後段製程環節——CoWoS——如今已成為左右AI晶片能否如期出貨的生死線。

CoWoS：一個讓GPU與記憶體「對話」的關鍵技術

CoWoS全名為「晶片級封裝上的晶片」（Chip-on-Wafer-on-Substrate），是台積電於2012年推出的2.5D先進封裝技術。在摩爾定律逐漸放緩的年代，這項技術為半導體效能的持續提升開闢了新路徑。與傳統封裝方式不同，CoWoS將多個小晶片（chiplets）整合在矽中介層（silicon interposer）上，再連接到封裝基板上。這種設計讓邏輯運算晶片與高效能記憶體能以極短的距離相互連接，大幅縮減資料傳輸的延遲與功耗，同時支撐起超越摩爾定律的效能擴展。

輝達（NVIDIA）的H100、H200到最新的Blackwell系列，以及超微自家的MI300系列加速器，這些支撐當代AI發展的核心硬體，幾乎無一不依賴CoWoS的先進封裝能力。

台積電CoWoS產能已被預訂至2027年之後

根據台積電在第一季法說會公布的數據，CoWoS產能已被客戶預訂至2027年甚至更遠。執行長魏哲家坦言：「需求非常、非常強勁，公司已竭盡所能擴充產能，今年產能相較去年成長超過一倍，但仍然無法完全滿足客戶需求。」這番話，等於是向整個產業確認了一個關鍵事實：AI硬體供應的瓶頸，已從過去的先進製程，轉移到了後段封裝。

CoWoS的實際產能規模，透露了這場競賽的激烈程度。根據多方資料顯示，台積電CoWoS月產能已從2024年底的約35,000片晶圓，目標在2027年底擴充至130,000片，成長幅度驚人。然而即便如此，NVIDIA一家公司就吃下了約60%的CoWoS產能，其餘由AMD、Broadcom、亞馬遜的Trainium晶片等客户分食。

一個新客戶若現在才向台積電申請CoWoS產能，排隊等待的時間可能長達18個月以上。

CoWoS短缺正在重塑整個AI供應鏈的遊戲規則

CoWoS的緊缺，正在對整個半導體供應鏈產生深遠的連鎖反應。TrendForce的分析指出，由於晶片設計需在流片前就鎖定封裝路線，選擇台積電N3製程加上HBM3e記憶體的組合，就等於默認接受CoWoS的漫長排程與成本。另一個選項——英特爾18A加上EMIB封裝——則是賭英特爾的製程成熟度與HBM堆疊認證能否如期完成。兩條路徑都沒有免費的午餐，中途改變計畫的代價幾乎等於產品重新設計。

面對這塊不可避免的產能缺口，台積電正加速在台灣與海外的封裝布局。公司已確認將在亞利桑那州設立首座具CoWoS能力的海外封裝廠，但量產時間最快也要等到2028年。在此之前，台灣的封裝設施仍是全球唯一能量產CoWoS-L的據點——NVIDIA已將大部分Blackwell產能轉移至CoWoS-L（採用矽橋而非傳統矽中介層的變體版本），更加深了對台積電單一來源的依賴。

值得注意的是，先進封裝的良率問題絲毫不亞於先進製程本身。台積電副總裁李元培（Yuan Li-pen）在研討會上透露，5.5個曝光區塊大小的CoWoS技術良率已突破98%，「封裝」與「晶圓製造」已不再是獨立的里程碑，必須以整體供應鏈的角度同步追蹤。

蘇姿丰：AI需求「絕對是真的」

在CoWoS供應壓力稍獲緩解之際，另一個挑戰已悄然浮現。超微半導體（AMD）執行長蘇姿丰（Lisa Su）在瑞銀全球科技會議上明確指出，記憶體供應已成為新的緊縮環節。她強調：「AI需求絕對是真的，現在才第三局。」她以棒球比喻說明這場革命的長遠性，預估未來三至四年內AI基礎設施市場規模將達到數兆美元等級。

記憶體供應的緊張態勢，有其深刻的產業結構因素。HBM（高頻寬記憶體）採用三維堆疊技術，將多層DRAM晶片垂直堆疊，並透過數千個微小的穿孔（TSV，矽穿孔）相互連接。一個HBM3e堆疊包含8層DRAM晶片加上1層邏輯晶片，總計超過5000個TSV連接。這種架構能提供每秒1TB以上的傳輸頻寬，相較於傳統DDR5記憶體的每秒50GB，頻寬提升幅度高達20倍。

在全球HBM市場中，韓國SK海力士（SK hynix）佔據超過一半市佔率，堪稱這個關鍵元件的獨霸者。該公司已宣告，其全部2026年HBM產能已「實質售罄」。為因應這項挑戰，台積電已與SK海力士展開策略合作，共同開發HBM4與下一代封裝技術，預計於2026年進入量產階段。

展望未來，隨著大型語言模型持續膨脹、推理需求急速攀升，對於高效能運算與高頻寬記憶體的依賴只會愈發加深。CoWoS與HBM這兩項關鍵技術，正從幕後走向舞台中央，成為決定AI版圖的隱形支柱。在這場沒有終點的算力競賽中，能夠掌握完整供應鏈的廠商，方能在未來市場站穩腳跟。

---

**參考來源：**

1. DigiTimes（2026年4月10日）：〈CoWoS capacity emerges as AI bottleneck as TSMC's advanced packaging grows at 80% CAGR〉，https://www.digitimes.com/news/a20260410VL204 2. TechReaderDaily（2026年5月18日）：〈TSMC CoWoS Fully Booked: Packaging Scramble Hits Chip Design〉，https://www.techreaderdaily.com/article/tsmc-cowos-fully-booked-packaging-scramble-hits-chip-design 3. WinBuzzer（2026年5月18日）：〈TSMC Says CoWoS Yield Tops 98 Percent as Capacity Expands〉，https://winbuzzer.com/2026/05/18/tsmc-cowos-yields-top-98-as-capacity-expands-xcxwbn/ 4. SupplyICs（2026年5月11日）：〈Advanced Packaging Constraints in 2026: CoWoS Bottlenecks and AI Logic Chips〉，https://supplyics.com/insights/market-intelligence/advanced-packaging-cowos-bottlenecks-ai-logic-chips-2026/ 5. CNBC（2026年5月6日）：〈AMD's Su explains massive forecast change as stock roars on earnings〉，https://www.cnbc.com/2026/05/06/amd-lisa-su-stock-forecast-earnings.html