Nvidia黃仁勳評華為「韜定律」：技術突破但對台積電「零威脅」
什麼是「韜定律」？
傳統摩爾定律靠「幾何縮微」——持續縮小電晶體尺寸——來提升晶片性能。然而，隨著製程節點邁向2nm甚至1nm，物理极限與經濟成本的挑戰日益嚴峻。華為提出的「韜定律」（Tau Scaling Law，簡稱τ定律）則採取了完全不同的思路。
根據華為海思半導體創辦人、華為董事何庭波在ISCAS 2026上的說明，韜定律的核心概念是「時間縮微」——透過晶片堆疊與LogicFolding 3D架構，在不改變線寬的情況下大幅增加電晶體密度。這意味著即使在半導體設備出口管制的壓力下，華為仍可能透過先進封裝技術追趕效能差距。
華為的目標是到2031年達到相當於1.4nm的電晶體密度，而無需依賴台積電等晶圓代工廠的極紫外光（EUV）微影技術。
韜定律 vs 摩爾定律：核心差異
摩爾定律：幾何縮微→縮小電晶體尺寸→提升密度
韜定律：時間縮微→3D堆疊與LogicFolding→增加電晶體數量
依賴技術：EUV微影 vs 先進封裝與良率控制
目標密度：2031年達到1.4nm等級
黃仁勳首次公開回應：肯定是突破，強調不威脅台積電
5月28日，黃仁勳在台北接受媒體採訪時，首度對華為的韜定律發表評論。他以「對華為的重大突破」（a breakthrough for Huawei）來形容這項技術進展，並稱其為「非常好的技術」，展現了對華為創新能力的認可。
然而，黃仁勳話鋒一轉，強調這對台積電不構成威脅。他明確表示：「台灣（台積電）擁有這項技術已經十年了。」這番話點出了半導體先進封裝領域的既有優勢——台積電在CoWoS、SoIC等先進封裝技術上已深耕多年。
黃仁勳補充道，Nvidia與台灣供應鏈的合作關係是「兆美元晚餐」（指他訪台時與供應鏈夥伴的餐敘）的核心基礎。他重申台灣在半導體製造的關鍵地位，並以「AI工廠」概念說明台灣在全球AI硬體版圖中無可替代的角色。
產業影響：韜定律能走多遠？
業界對韜定律的看法分歧。支持者認為，在美中科技戰的背景下，這是華為突破晶片製程限制的重要路徑；然而批評者指出，真正的考驗在於良率與量產能力——3D堆疊的散熱挑戰、成本控制與供應鏈完整性，都是商業化的艱難關卡。
此外，多家分析機構指出，華為提出的理論密度與實際可量產的晶片之間仍有差距。「發表論文是一件事，真正大量生產又是另一件事，」一位不願具名的半導體分析師向TechEveryday表示。
華為與主要對手的技術路線對比
Nvidia：持續採用台積電最先進節點→Blackwell Ultra GPU
台積電：N2、A16節點+CoWoS封裝→全球最大晶圓代工
華為：韜定律+LogicFolding→瞄準自主可控供應鏈
台灣的戰略位置：不受影響但需持續領先
對台灣半導體產業而言，黃仁勳的表態可視為一劑定心丸。台積電不只在先進製程領先，其先進封裝產能（CoWoS、AiP等）同樣是全球AI供應鏈的關鍵瓶頸。即使韜定律證實可行，台積電仍可扮演關鍵供應者角色。
然而，這也提醒台灣半導體業者：技術領先必須持續。摩爾定律的延續與新技術範式的建立，兩條路徑都需要投入。台積電已在相關領域佈局多年，如何在封裝技術上保持壓倒性優勢，將是未來十年的核心課題。
展望：半導體進入「多定律並行」時代
韜定律的出現，標誌著半導體產業進入一個新的技術競合時代。傳統摩爾定律、Chiplet設計、3D IC、先進封裝——未來的晶片性能提升將不再是單一定律的功勞，而是多種技術路線的疊加。
對投資人而言，與其爭論「誰勝誰負」，不如關注供應鏈中真正掌握核心技術的環節：先進封裝設備、先進材料、散熱解決方案——這些領域將是下一個十年的黃金賽道。